- Captura do Esquema Elétrico
1.1 Simbologia dos componentes eletrônicos: IEEE, IEC60617, ISO 14617, ABNT (COBEI).
1.2 Referências de nome, valor, tolerância, potência e tensão.
1.3 Área de trabalho: folha padrão, grade, regras para posicionamento dos símbolos eletrônicos genérica de desenho do esquema elétrico.
1.4 Diferenças entre informação técnicas e informação genérica de desenho do esquema elétrico.
1.5 Esquema com múltiplas páginas,conexões,nomes,classe de nets ,etc.
1.6 Uso das ferramentas do CAD para captura do esquema.
1.7 Check lista de verificação – ERC.
1.8 Empacotamento do esquema elétrico.
- Projeto do Circuito Impresso.
2.1 Tipos de material laminado e suas características principais.
2.2 Mecânica da placa e sua influência no layout.
2.3 Processos de solda por onda e por refusão, conceitos gerais.
2.4 Regras de posicionamento dos componentes em função do processo de solda.
2.5 Aspectos de junção de solda para processo de refusão e solda por onda.
2.6 Noções sobre camada intermetálica numa junção de solda.
2.7 Processos de solda por refusão e pré-requisitos de layout.
2.8 Aspectos gerais sobre definição de footprint para componentes SMD para processo de refusão.
2.9 Relação entre stencil e PAD de solda ( IPC7525).
2.10 Defeitos na montagem da placa relacionados ao Stencil.
2.11 Definição de diâmetro de furo e relação com ilhas de solda (IPC2221).
2.12 Estrutura de layers e tecnologias de furos de componentes de vias.
2.13 Dimensionamento de trilhas em função da corrente/material/temperatura e confiabilidade.
2.14 Regras de posicionamento e estrutura de pontos fiduciais e de teste.
2.15 Restrições mecânicas de layout e recursos de CADs.
2.16 Fabricantes de placas, de gigas de teste e montadoras.
2.17 Sincronização entre SCH e PCB. Operações de Forward e Back annotations.
2.18 Limites de fabricação de placas pela indústria.
2.19 Parâmetros de fabricantes de pcb.
2.20 Cuidados extras de layout para aplicação de coating e potting numa pci.
2.21 Estratégias de posicionamento de componentes em função do processo de solda.
2.22 Geração de arquivos para fabricação da pci.
2.23 Check list do layout – DRC.
2.24 Placas Multilayers.
2.25 Proposta de stackup para pcb multilayer.
2.26 Propostas para roteamento de BGA (Ball Grid Array).
2.27 HDI – pcb de alta densidade.
2.28 Tecnologia_Silver through hole design (STH).
2.29 Tecnologia_Cooper and Silver cross ove.
2.30 Estratégia de layout para SAFETY (IEC60335).
2.31 SI- integridade de sinais.
2.32 Boas práticas e estratégia de layout para EMC/EMI.
2.33 Recomendação de fabricante-datasheet.
2.34 Exemplos de soluções aplicados.
2.35 IEC Standards relacionadas à EMC.
2.36 Lead Free – resumo e considerações sobre.
- Considerações de DFM - Design For Manufacturing.
3.1 Design for Manufacturing - DFM – considerações gerais e análise de projeto de pci.
3.2 Exercício prático com placas avulsas.
LIT – Laboratório de Integração e Testes do INPE – Instituto Nacional de Pesquisas Espaciais
Av. dos Astronautas, 1758 – Jardim da Granja
São José dos Campos / SP
R$ 1.100,00 por inscrição.